

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Shinichi YASUDA, et al.
SERIAL NO: NEW APPLICATION
FILED: HEREWITH
FOR: RANDOM NUMBER GENERATOR

GAU:
EXAMINER:

REQUEST FOR PRIORITY

COMMISSIONER FOR PATENTS
ALEXANDRIA, VIRGINIA 22313

SIR:

- Full benefit of the filing date of U.S. Application Serial Number , filed , is claimed pursuant to the provisions of 35 U.S.C. §120.
- Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. §119(e). Application No. Date Filed
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:


<u>COUNTRY</u>	<u>APPLICATION NUMBER</u>	<u>MONTH/DAY/YEAR</u>
Japan	2002-269129	September 13, 2002

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- were submitted to the International Bureau in PCT Application Number
Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and
- (B) Application Serial No.(s)
 are submitted herewith
 will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND,
MAIER & NEUSTADT, P.C.



Marvin J. Spivak

Registration No. 24,913
C. Irvin McClelland
Registration Number 21,124

Customer Number

22850

Tel. (703) 413-3000
Fax. (703) 413-2220
(OSMMN 05/03)

JTSB-638

日本特許庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed
with this Office

出願年月日

Date of Application:

2002年 9月13日

出願番号

Application Number:

特願2002-269129

[ST.10/C]:

[JP2002-269129]

出願人


Applicant(s):

株式会社東芝

2003年 4月 4日

特許長官
Commissioner,
Japan Patent Office

太田信一郎



出証番号 出証特2003-3023464

【書類名】 特許願

【整理番号】 13B026001

【提出日】 平成14年 9月13日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 7/58

【発明の名称】 亂数生成回路

【請求項の数】 8

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝
研究開発センター内

【氏名】 安田 心一

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝
研究開発センター内

【氏名】 藤田 忍

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100083806

【弁理士】

【氏名又は名称】 三好 秀和

【電話番号】 03-3504-3075

【選任した代理人】

【識別番号】 100068342

【弁理士】

【氏名又は名称】 三好 保男

【選任した代理人】

【識別番号】 100100712

【弁理士】

【氏名又は名称】 岩▲崎▼ 幸邦

【選任した代理人】

【識別番号】 100100929

【弁理士】

【氏名又は名称】 川又 澄雄

【選任した代理人】

【識別番号】 100108707

【弁理士】

【氏名又は名称】 中村 友之

【選任した代理人】

【識別番号】 100095500

【弁理士】

【氏名又は名称】 伊藤 正和

【選任した代理人】

【識別番号】 100101247

【弁理士】

【氏名又は名称】 高橋 俊一

【選任した代理人】

【識別番号】 100098327

【弁理士】

【氏名又は名称】 高松 俊雄

【手数料の表示】

【予納台帳番号】 001982

【納付金額】 21,000円

【その他】 国等の委託研究の成果に係る特許出願（平成14年度通信・放送機器「高度情報セキュリティに向けた真性乱数生成用集積回路の研究開発」委託研究、産業活力再生特別措置法第30条の適用を受けるもの）

【提出物件の目録】

【物件名】	明細書	1
【物件名】	図面	1
【物件名】	要約書	1
【プルーフの要否】	要	

【書類名】 明細書

【発明の名称】 亂数生成回路

【特許請求の範囲】

【請求項1】 クロック信号をクロック入力端子に入力し、ランダム信号をカウントイネーブル端子に入力し、前記ランダム信号の変化に応じて前記クロック信号のカウント値を出力するカウンタ回路と、

前記ランダム信号の変化に応じて前記カウント値をラッチし第1の乱数信号を出力する第1のラッチ回路

とを備えることを特徴とする乱数生成回路。

【請求項2】 前記ランダム信号は、周波数の増加に対してパワースペクトルが減少する特性を有することを特徴とする請求項1に記載の乱数生成回路。

【請求項3】 周期が一定の乱数取得クロック信号と前記第1の乱数信号とを入力し、前記乱数取得クロック信号の変化に応じて前記第1の乱数信号をラッチし、第2の乱数信号を出力する第2のラッチ回路を更に備えることを特徴とする請求項1に記載の乱数生成回路。

【請求項4】 パルスカウンタを前記カウントイネーブル端子に接続し、前記パルスカウンタの出力を前記ランダム信号とすることを特徴とする請求項1に記載の乱数生成回路。

【請求項5】 ランダム信号を第1の入力端子に、クロック信号を第2の入力端子に入力し、前記ランダム信号と前記クロック信号の論理積を出力するアンド回路と、

前記論理積出力に応じてハイレベルとローレベルを交互に出力する分周ラッチ回路と、

前記ランダム信号の変化に応じて前記カウント値をラッチし乱数信号を出力する第1のラッチ回路

とを備えることを特徴とする乱数生成回路。

【請求項6】 前記ランダム信号は、周波数の増加に対してパワースペクトルが減少する特性を有することを特徴とする請求項5に記載の乱数生成回路。

【請求項7】 周期が一定の乱数取得クロック信号と前記第1の乱数信号と

を入力し、前記乱数取得クロック信号の変化に応じて前記第1の乱数信号をラッチし、第2の乱数信号を出力する第2のラッチ回路を更に備えることを特徴とする請求項5に記載の乱数生成回路。

【請求項8】 パルスカウンタを前記カウントイネーブル端子に接続し、前記パルスカウンタの出力を前記ランダム信号とすることを特徴とする請求項5に記載の乱数生成回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、乱数生成回路に係り、特に規則性のない乱数を生成する乱数生成回路に関する。

【0002】

【従来の技術】

従来より、乱数による暗号化は、電子商取引や、無線通信等の情報通信において、パスワードの生成、暗号鍵生成、ID情報の生成、及びデジタル署名付加情報の生成等の情報の保護に用いられる。乱数の生成方法は、ソフトウェアによって発生させる方法が広く採用されている。しかし、ソフトウェアによる乱数生成方法は、プログラムに記載された数式に基づいて乱数を生成するため、何らかの規則性を有するという欠点がある。すなわち、規則性を有する暗号化は解読されてしまう可能性があり、個人情報の十分な保護が図れない問題があった。すなわち、周波数特性に依存しない乱数が求められていた。

【0003】

これに対し、 $1/f$ 特性を有する雑音発生源から発生される雑音に基づいて、 $1/f$ 特性による周期性を持たない乱数を乱数生成回路により生成する方法がある（特許文献1参照。）。

【0004】

特許文献1に記載の乱数生成回路は、図16に示すように、雑音発生回路201、202と、雑音発生回路201、202の出力側にそれぞれ接続された差動回路203と、差動回路203の出力側に接続されたA/D変換回路204と、

A/D変換回路204の出力側に接続された演算回路205とにより構成される。

【0005】

先ず、雑音発生回路201、202は $1/f$ 特性を有する雑音信号を出力する。次に、差動回路203は、雑音発生回路201、202から出力される2つの雑音信号の差動信号をアナログ信号として出力する。A/D変換回路204は、差動回路から出力されるアナログ信号をデジタル信号に変換する。演算回路205は、デジタル変換された信号がスレシュホールドレベルに達しない場合には「0」を出力し、スレシュホールドレベルに達する場合には「1」を出力する。演算回路205は「0」と「1」の出現する確率が0.5になるようにスレシュホールドレベルを調節していた。

【0006】

【特許文献1】

特開2002-41281号公報

【0007】

【発明が解決しようとする課題】

しかし、図16に示す乱数生成回路はフィルタ、差動回路等のアナログ回路と、2つの雑音発生回路を用いるため、専有面積が大きくなる問題があった。更に、「0」と「1」の出現する確率を演算回路205のスレッシュホールドレベルを変更し設定する必要があった。

【0008】

本発明の目的は、複数の雑音発生回路を用いず、小型化が可能であり、周波数特性に依存しない乱数を生成し、「0」と「1」の出現する確率の調整を不要とすることが可能な乱数生成回路を提供することである。

【0009】

【課題を解決するための手段】

上記目的を達成するために、本発明の第1の特徴は、クロック信号をクロック入力端子に入力し、ランダム信号をカウントイネーブル端子に入力し、ランダム信号の変化に応じてクロック信号のカウント値を出力するカウンタ回路と、ラン

ダム信号の変化に応じてカウント値をラッチし第1の乱数信号を出力する第1のラッチ回路とを備えることを要旨とする。

【0010】

本発明の第1の特徴によれば、複数の雑音発生回路を用いず、小型化が可能であり、周波数特性に依存しない乱数を生成し、「0」と「1」の出現する確率の調整を不要とすることが可能な乱数生成回路を提供できる。

【0011】

上記目的を達成するために、本発明の第2の特徴は、ランダム信号とクロック信号を入力し、ランダム信号及びクロック信号の論理積出力に応じてハイレベルとローレベルを交互に出力する分周回路と、ランダム信号の変化に応じてカウント値をラッチし乱数信号を出力するラッチ回路とを備えることを要旨とする。

【0012】

本発明の第2の特徴によれば、複数の雑音発生回路を用いず、小型化が可能であり、周波数特性に依存しない乱数を生成し、「0」と「1」の出現する確率の調整を不要とすることが可能な乱数生成回路を提供できる。

【0013】

【発明の実施の形態】

次に、図面を参照して本発明の第1～第5の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。

【0014】

先ず、第1～第5の実施の形態で用いられる「ランダム信号RS」について説明する。「ランダム信号RS」とは、オン幅とオフ幅の時間が一定でない複数の矩形波からなるデジタル信号である。また、「ランダム信号RS」は、周波数の増加に対してパワースペクトルが減少する特性を有する。矩形波の振幅は、一定であることが望ましいがここでは特に限定されない。例えば、ランダム信号RSは、抵抗とコンデンサにより構成されるCR遅延回路の遅延時間を利用した発振回路により生成される。抵抗やコンデンサの値がランダムに揺らぐことを利用して生成される。パワースペクトルが減少する信号の例としては、 $1/f$ 特性を有す

る揺らぎ信号等が挙げられる。「 $1/f$ 」とは、フーリエ分析したパワースペクトルがフーリエ周波数 f に反比例して 45 度の傾斜を持つものをいう。すなわち、配列、空間等の時系列データのスペクトル解析を行なうと、その両対数プロットで得られる傾きが -1 を示す。

【0015】

(第1の実施の形態)

本発明の第1の実施の形態に係る乱数生成回路 10a は、図1に示すように、クロック信号 CS をクロック入力端子 CK に入力し、ランダム信号 RS をカウントイネーブル端子 CE に入力し、ランダム信号 RS の変化に応じてクロック信号 CS のカウント値を出力するカウンタ回路 1 と、ランダム信号 RS の変化に応じてカウント値をラッチし乱数信号 RNS を出力する第1のラッチ回路 3 とを備える。更に、インバータ 2 が矩形波入力端子 51 及びカウンタ回路 1 のカウントイネーブル端子 CE との接続点と、第1のラッチ回路 3 のクロック入力端子 CK との間に接続される。矩形波入力端子 51 は、カウンタ回路 1 のカウントイネーブル端子 CE にランダム信号 RS を入力する端子である。クロック入力端子 52 は、カウンタ回路 1 のクロック入力端子 CK に電気的に接続されたクロック信号 CS を入力する端子である。インバータ 2 の出力端子は、第1のラッチ回路 3 のクロック入力端子 CK に電気的に接続される。カウンタ回路 1 の出力端子 Q は、第1のラッチ回路 3 の入力端子 D に電気的に接続される。第1のラッチ回路 3 の出力端子 Q は、乱数出力端子 53 に電気的に接続される。

【0016】

本発明の第1の実施の形態に係る乱数生成回路 10a の動作を、図2を用いて説明する。

【0017】

(イ) 先ず、時刻 t_1 において、図2(a)に示すように、矩形波入力端子 51 に入力されるランダム信号 RS がローレベルからハイレベルとなる。

【0018】

(ロ) 時刻 t_1 から t_2 までの間、ランダム信号 RS がハイレベルの状態では、カウンタ回路 1 は、出力端子 Q からカウント信号 CTS を出力する。図2(c)

) に示すように、カウント信号CTSは、図2 (b) に示すクロック信号CSの立ち上がりエッジ検出毎にハイレベルとローレベルを交互に切り換える。ここでは、カウンタ回路1は、例示的に1カウントごとにローレベルとハイレベルが交互に切り換わる1ビットカウンタであるとする。

【0019】

(ハ) 時刻t₂において、ランダム信号RSがハイレベルからローレベルとなる。ランダム信号RSがローレベルとなると、インバータ2は、図2 (d) に示すように、ハイレベルとなるランダム反転信号RSバーを出力する。ランダム反転信号RSバーがハイレベルとなると、第1のラッチ回路3は、クロック入力端子CKの立ち上がりエッジでカウンタ回路1から出力されるカウント信号CTSをラッチし、図2 (e) に示すように、乱数信号RNSを出力する。

【0020】

(二) 時刻t₃において、再びランダム信号RSがローレベルからハイレベルとなる。カウンタ回路1は、ランダム信号RSがハイレベルの状態が続く間、クロック信号CSの立ち上がりエッジ検出毎に、カウント信号CTSのレベルを交互に切り替える。

【0021】

(ホ) 時刻t₄において、ランダム信号RSがハイレベルからローレベルとなる。ランダム信号RSがローレベルとなると、インバータ2は、図2 (d) に示すように、ハイレベルとなるランダム反転信号RSバーを出力する。ランダム反転信号RSバーがハイレベルとなると、第1のラッチ回路3は、クロック入力端子CKの立ち上がりエッジでカウンタ回路1から出力されるカウント信号CTSをラッチし、図2 (e) に示すように、乱数信号RNSを出力する。以後、同様にランダム信号RSの立ち下がりエッジで乱数信号RNSを出力する動作を繰り返す。

【0022】

次に、乱数信号RNSの出力が「0」または「1」である確率を図3を用いて説明する。ただし、ランダム信号RSはy=F(s)の関数であると仮定して模式的に説明する。ランダム信号RSを構成するランダムな矩形波のオン幅をT、

最小オン幅を T_{min} 、最大オン幅を T_{max} とする。また、最大オン幅 T_{max} から最小オン幅 T_{min} を引いたオン幅領域 T_Z から分解能設定クロック信号 SC の周期で割った値を分割数 N とする。オン幅領域 T_Z は、ランダムな矩形波の発生源となる抵抗、ダイオード等の素子が持つ周波数特性、矩形波を出力する回路の特性、及びフィルタ等の特性等によって決められる。この時、オン幅 T のランダムな矩形波の分布関数を F(t) とすると、分割数 N が偶数の時に乱数生成回路から「0」が出力される確率 Pt(0) は、

【数1】

$$Pt(0) = \int_{T_{min}}^{T_{min} + \frac{\Delta T}{N}} F(t) dt + \int_{T_{min} + \frac{2\Delta T}{N}}^{T_{min} + \frac{3\Delta T}{N}} F(t) dt + \cdots + \int_{T_{min} + \frac{(N-2)\Delta T}{N}}^{T_{min} + \frac{(N-1)\Delta T}{N}} F(t) dt \quad \cdots(1)$$

で表される。

【0023】

分割数 N が偶数の時に乱数生成回路から 1 が出力される確率 Pt(1) は、

【数2】

$$Pt(1) = \int_{T_{min} + \frac{\Delta T}{N}}^{T_{min} + \frac{2\Delta T}{N}} F(t) dt + \int_{T_{min} + \frac{3\Delta T}{N}}^{T_{min} + \frac{4\Delta T}{N}} F(t) dt + \cdots + \int_{T_{min} + \frac{(N-2)\Delta T}{N}}^{T_{min} + \frac{(N-1)\Delta T}{N}} F(t) dt \quad \cdots(2)$$

で表される。

【0024】

また、分割数 N が奇数の時に乱数生成回路から 0 が出力される確率 Pt(0) は、

【数3】

$$Pt(0) = \int_{T_{min}}^{T_{min} + \frac{\Delta T}{N}} F(t) dt + \int_{T_{min} + \frac{2\Delta T}{N}}^{T_{min} + \frac{3\Delta T}{N}} F(t) dt + \cdots + \int_{T_{min} + \frac{(N-1)\Delta T}{N}}^{T_{min} + \frac{(N-1)\Delta T}{N}} F(t) dt \quad \cdots(3)$$

で表される。

【0025】

分割数 N が奇数の時に乱数生成回路から 1 が出力される確率 Pt(1) は、

【数4】

$$Pt(1) = \int_{T_{\min} + \frac{\Delta T}{N}}^{T_{\min} + \frac{2\Delta T}{N}} F(t) dt + \int_{T_{\min} + \frac{2\Delta T}{N}}^{T_{\min} + \frac{4\Delta T}{N}} F(t) dt + \cdots + \int_{T_{\min} + \frac{(N-2)\Delta T}{N}}^{T_{\min} + \frac{(N-1)\Delta T}{N}} F(t) dt \quad \cdots(4)$$

で表される。

【0026】

ここで、分割数Nが偶数となる場合の0と1が出る頻度の差はPt(0) - Pt(1)で表される。これを計算すると、

【数5】

$$\begin{aligned} & Pt(0) - Pt(1) \\ &= \int_{T_{\min}}^{T_{\min} + \frac{\Delta T}{N}} \left\{ F(t) - F(t + \frac{\Delta T}{N}) + F(t + \frac{2\Delta T}{N}) - F(t + \frac{3\Delta T}{N}) + \cdots - F(t + \frac{(N-2)\Delta T}{N}) + F(t + \frac{(N-1)\Delta T}{N}) \right\} dt \quad \cdots(5) \end{aligned}$$

が求められる。

【0027】

また、分割数Nが偶数となる場合の0と1が出る頻度の差はPt(0) - Pt(1)で表され、これを計算すると

【数6】

$$\begin{aligned} & Pt(0) - Pt(1) \\ &= \int_{T_{\min}}^{T_{\min} + \frac{\Delta T}{N}} \left\{ F(t) - F(t + \frac{\Delta T}{N}) + F(t + \frac{2\Delta T}{N}) - F(t + \frac{3\Delta T}{N}) + \cdots + F(t + \frac{(N-3)\Delta T}{N}) - F(t + \frac{(N-2)\Delta T}{N}) \right\} dt \\ &\quad + \int_{T_{\min}}^{T_{\min} + \frac{\Delta T}{N}} F(t + \frac{(N-1)\Delta T}{N}) \quad \cdots(6) \end{aligned}$$

が求められる。

【0028】

式(5)及び式(6)より分割数Nが偶数、奇数に関わらず、分割数Nの値が大きい程「0」と「1」の出現する頻度の差は小さくなる。すなわち、クロック信号CSの周波数が高いほど、「0」と「1」の出現する頻度に偏りがなくなることを示している。つまり、乱数を生成する場合は、使用する乱数の特性を考慮しクロック信号の周波数を選定する必要がある。

【0029】

さらに、理想値0.5と0が出現する確率との差 $\delta(0)$ は、

【数7】

$$\delta(0) = 0.5 - |(P_t(0) / (P_t(0) + P_t(1)))| \quad \dots \dots \quad (7)$$

で表される。

【0030】

また、理想値0.5と1が出現する確率との差 $\delta(1)$ は、

【数8】

$$\delta(1) = 0.5 - |(P_t(0) / (P_t(0) + P_t(1)))| \quad \dots \dots \quad (8)$$

で表される。

【0031】

$\delta(0)$ と $\delta(1)$ は、米国商務省が定めるFIPS140[1]という規格検定によって利用分野により基準値が定められている。例えば、乱数生成回路を通信ネットワークのセキュリティに用いる場合は、 $\delta(0)$ または $\delta(1)$ の値が0.01375以下でなければならない。すなわち、クロック信号CKの周波数を基準値を満たすよう設定する必要がある。

【0032】

また、ランダム信号RSは、オン幅T、オフ幅が一定でないので、振幅、周期、及び位相等の有限個のパラメータで特性を表現することができない。そこで、ランダム信号RSを表現する方法としては、信号のパワーを一定の周波数帯域毎に分割し、各帯域毎のパワーを周波数の関数として表したパワースペクトルが用いられる。周期的信号波形のスペクトルは、基本周波数とその高調波成分から成り立っており、各成分の振幅の二乗の和で表すことができる。パワースペクトルは、時間関数 $x(t)$ 、パワースペクトル $X(f)$ とすると、

【数9】

$$X(f) = \int_0^\infty x(t)e^{-j2\pi ft} dt \quad \dots \dots \quad (9)$$

で表される。

【0033】

乱数生成回路10aに入力されるランダム信号RSは、図4に示すように、縦軸で示すパワースペクトルの信号強度が、横軸で示す周波数に対し反比例の関係にあるとする。この時、図5に示すように、ランダム信号RSがオン幅Tである頻度の分布は、パワースペクトル特性で示す横軸方向を周波数から周期に変えた横軸方向に対称な曲線で示される。オン幅がT(s)である時の乱数生成回路の出力は、クロック信号CSの周期 T_{ck} 毎に「0」または「1」を出力するかが決まる。クロック信号CSの周期が小さい程、「0」と「1」が出現する確率はそれぞれ0.5に近くなる。

【0034】

図6で示すL1は、図1で示す乱数生成回路10aから出力される乱数信号RNSのパワースペクトルを表す。また、L2は、 $1/f$ ノイズ源から生成されるランダム信号RSのパワースペクトルを表す。ランダム信号RSに対するパワースペクトルが周波数が高くなると減少してしまうのに対し、乱数信号RNSのパワースペクトルL1は周波数特性に依存せず乱数信号RNSを生成することができる。

【0035】

更に、ランダム信号RSを8ビットのシリアルデータとして入力した場合、前回のデータを縦軸で示す0~255に、次に取得されるデータを横軸に続けて2500点プロットする。この時、乱数生成回路10aから出力される乱数信号RNSは、図7(a)に示すように、ほぼ均一に分布する。これに対し、従来の乱数生成回路から出力される乱数は、図7(b)に示すように、バラツキが生じる。

【0036】

本発明の第1の実施の形態に係る乱数生成回路10aによれば、複数の雑音発生回路を用いず、小型化が可能であり、周波数特性に依存しない乱数を生成し、「0」と「1」の出現する確率の調整を不要とすることが可能となる。

【0037】

(第2の実施の形態)

本発明の第2の実施の形態に係る乱数生成回路10bは、図8に示すように、図1に示す乱数生成回路10aの第1のラッチ回路3の出力側に第2のラッチ回路4を1段追加している点で異なる。第2のラッチ回路4の入力端子Dは、第1のラッチ回路3の出力端子Qに電気的に接続される。また、第2のラッチ回路4の出力端子Qは、乱数出力端子53に接続される。クロック入力端子CKは乱数取得クロック入力端子54にそれぞれ接続されている。乱数取得クロック入力端子54は、周期が一定である乱数クロック取得信号を入力する端子である。他は第1の実施の形態と実質的に同様であるので、重複した記載を省略する。

【0038】

次に、本発明の第2の実施の形態に係る乱数生成回路の動作を図9を用いて説明する。

【0039】

(イ) 先ず、時刻t1において、図9(a)に示すように、矩形波入力端子51に入力されるランダム信号RSがローレベルからハイレベルとなる。

【0040】

(ロ) 時刻t1からt2までの間、ランダム信号RSがハイレベルの状態では、クロック信号CSの立ち上がりエッジ検出毎に、カウンタ回路1の出力端子Qから出力されるカウント信号CTSのレベルは交互に切り替わる。

【0041】

(ハ) 時刻t2において、ランダム信号RSがハイレベルからローレベルとなる。ランダム信号RSがローレベルとなると、インバータ2は、図9(d)に示すように、ハイレベルとなるランダム反転信号RSバーを出力する。ランダム反転信号RSバーがハイレベルとなると、第1のラッチ回路3は、クロック入力端子CKの立ち上がりエッジでカウンタ回路1から出力されるカウント信号CTSをラッチし、図9(e)に示すように、第1の乱数信号RNS1を出力する。

【0042】

(二) 時刻t3において、図9(f)に示すように、周期が一定である乱数取得クロック信号RTSがローレベルからハイレベルとなる。第2のラッチ回路4は、乱数取得クロック信号RTSの立ち上りエッジで第1の乱数信号RNS1を

ラッチし、図9 (g) に示すように、第2の乱数信号RNS2を出力する。以後、同様にランダム信号RSの立ち下がりエッジで乱数信号RNSを出力する動作を繰り返す。

【0043】

本発明の第2の実施の形態に係る乱数生成回路10bによれば、複数の雑音発生回路を用いず、小型化が可能であり、周波数特性に依存しない乱数を生成し、「0」と「1」の出現する確率の調整を不要とすることが可能となる。また、第2のラッチ回路4から出力される乱数信号RNSを用いることにより一定時間間隔で乱数を取得することができる。

【0044】

(第3の実施の形態)

本発明の第3の実施の形態に係る乱数生成回路10cは、図10に示すように、図1に示す乱数生成回路10aのカウンタ回路1のカウントイネーブル端子CEと矩形波入力端子51との間にパルスカウンタ5を備える点が異なる。パルスカウンタ5は、入力側を矩形波入力端子51に、出力側をカウンタ回路1のカウントイネーブル端子CEにそれぞれ電気的に接続する。他は第1の実施の形態と実質的に同様であるので、重複した記載を省略する。

【0045】

本発明の第3の実施の形態に係る乱数生成回路10cの動作を、図11を用いて説明する。

【0046】

(イ) 先ず、時刻t1において、図11(a)に示す第1のランダム信号RS1がローレベルからハイレベルとなる。パルスカウンタ5は、第1のランダム信号RS1の立ち上がりエッジを検出すると、図11(b)に示すように、ハイレベルとなる第2のランダム信号RS2を出力する。

【0047】

(ロ) 時刻t1からt2までの間、ランダム信号RSがハイレベルの状態となる。この時、図11(d)に示すように、カウンタ回路1の出力端子Qから出力されるカウント信号CTSのレベルは、図11(c)に示すクロック信号CSの

立ち上がりエッジ検出毎に交互に切り替わる。また、パルスカウンタ5は、ランダム信号RS1の立ち上がりエッジをカウントする。ただし、パルスカウンタ5は例示的にカウント値が2になると出力を切り替えるとする。

【0048】

(ハ) 時刻t2において、パルスカウンタ5のカウント値が2になると、第2のランダム信号RS2はハイレベルからローレベルとなる。第2のランダム信号RS2がローレベルとなると、図11(d)に示すように、第1のラッチ回路3のクロック入力端子CKはハイレベルとなる。第1のラッチ回路3は、クロック入力端子CKの立ち上がりエッジでカウンタ回路1から出力されるカウント信号CTSをラッチし、乱数出力端子53に乱数信号RNSを出力する。以後、同様にランダム信号RSの立ち下がりエッジで乱数信号RNSを出力する動作を繰り返す。

【0049】

本発明の第3の実施の形態に係る乱数生成回路10cによれば、複数の雑音発生回路を用いず、小型化が可能であり、周波数特性に依存しない乱数を生成し、「0」と「1」の出現する確率の調整を不要とすることが可能となる。また、ランダム信号の最小オン幅 T_{min} がクロック信号CSの周期 T_{clk} に対し2倍以下であっても動作させることが可能となる。

【0050】

(第4の実施の形態)

本発明の第4の実施の形態に係る乱数生成回路10dは、図12に示すように、オン幅及びオフ幅が一定でないランダム信号RSとクロック信号CSを入力し、ランダム信号RS及びクロック信号CSの論理積出力の変化に応じてハイレベルとローレベルを交互に切り替える分周信号DRSを出力する分周回路6と、ランダム信号RSの変化に応じて分周信号DRSをラッチし乱数信号RNSを出力する第1のラッチ回路3とを備える。

【0051】

分周回路6は、第1の入力端子を矩形波入力端子51に、第2の入力端子をクロック入力端子52にそれぞれ接続されるアンド回路20と、アンド回路20の

出力端子をクロック入力端子に接続する分周ラッチ回路21と、分周ラッチ回路21の出力端子Qと入力端子Dとの間に接続されたインバータ22とを備える。

【0052】

本発明の第4の実施の形態に係る乱数生成回路10dの動作を図13を用いて説明する。

【0053】

(イ) 先ず、図13(a)に示すように、時刻t1において、矩形波入力端子51に入力されるランダム信号RSがローレベルからハイレベルとなる。

【0054】

(ロ) 時刻t1からt2までの間、ランダム信号RSがハイレベルの状態では、図13(c)に示すように、アンド回路20の出力端子から図13(b)に示すクロック信号CSがそのまま出力される。この時、図13(d)に示すように、クロック信号CSの立ち上がりエッジ検出毎に分周ラッチ回路21の出力端子Qから出力される分周信号DRSのレベルは交互に切り替わる。

【0055】

(ハ) 時刻t2において、ランダム信号RSがハイレベルからローレベルとなると、図13(e)に示すように、第1のラッチ回路3のクロック入力端子CKはハイレベルとなる。クロック入力端子CKがハイレベルとなると、第1のラッチ回路3は分周信号DRSをラッチし、図13(f)に示すように、乱数出力端子53から乱数信号RNSを出力する。以後、同様にランダム信号RSの立ち下がりエッジで乱数信号RNSを出力する動作を繰り返す。

【0056】

本発明の第4の実施の形態に係る乱数生成回路10dによれば、複数の雑音発生回路を用いず、小型化が可能であり、周波数特性に依存しない乱数を生成し、「0」と「1」の出現する確率の調整を不要とすることが可能となる。

【0057】

(第5の実施の形態)

本発明の第5の実施の形態に係る乱数生成回路10eは、図14に示すように、図12で示す乱数生成回路10dが分周ラッチ回路としてラッチ回路21(D

型フリップフロップ) を用いているのに対し、ラッチ回路23 (J-K型フリップフロップを用いる点で異なる。また、第1のラッチ回路3 (D型フリップフロップ) もを用いているのに対し、ラッチ回路7 (J-K型フリップフロップ) を用いる点で異なる。他は第1の実施の形態と実質的に同様であるので、重複した記載を省略する。

【0058】

本発明の第5の実施の形態に係る乱数生成回路10eの動作を、図15を用いて説明する。

【0059】

(イ) 先ず、時刻t1において、図15(a)に示すように、ランダム信号RSがローレベルからハイレベルとなる。

【0060】

(ロ) 時刻t1からt2までの間、ランダム信号RSがハイレベルの状態では、図15(c)に示すように、アンド回路20の出力端子から図15(b)に示すクロック信号CSがそのまま出力される。この時、図15(d)に示すように、クロック信号CSの立ち上がりエッジ検出毎に分周ラッチ回路23の出力端子Qから出力される分周信号DRSのレベルは交互に切り替わる。

【0061】

(ハ) 時刻t2において、ランダム信号RSがハイレベルからローレベルとなると、図15(f)に示すように、ラッチ回路7のクロック入力端子CKはハイレベルとなる。この時、ラッチ回路7の第1の入力端子Jには、図15(d)に示すように、分周信号DRSが入力される。また、ラッチ回路7の第2の入力端子Kには、図15(e)に示すように、分周信号DRSを反転した分周反転信号DRSバーが入力される。ラッチ回路7は、ランダム信号RSを反転したランダム反転信号RSバーの立ち上がりエッジで分周信号DRSをラッチし、図15(g)に示すように、乱数信号RNSを出力する。乱数信号RNSは乱数信号出力端子53から出力される。以後、同様にランダム信号RSの立ち下がりエッジで乱数信号RNSを出力する動作を繰り返す。

【0062】

本発明の第5の実施の形態に係る乱数生成回路10eによれば、複数の雑音発生回路を用いず、小型化が可能であり、周波数特性に依存しない乱数を生成し、「0」と「1」の出現する確率の調整を不要とすることが可能となる。

【0063】

(その他の実施の形態)

上記のように、本発明は第1～第5の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

【0064】

既に述べた第4～第5の実施の形態に係る乱数生成回路10d、10eについては、第2の実施の形態で示すような第2のラッチ回路を更に設けることが可能である。また、乱数生成回路10d、10eは、第3の実施の形態で示すように、ラッチ回路の出力に、更にパルスカウンタを設けることも可能である。

【0065】

既に述べた第1～第5の実施の形態に係る乱数生成回路10a、10b、10c、10d、10eで用いられるクロック信号CSの周期は、ランダム信号RSの最小オン幅 T_{min} の2倍以上であることが望ましい。クロック信号CSの周期Tを最小オン幅 T_{min} に対して大きく設定するほどランダム信号RSのパワースペクトルの差異による影響を抑えることができる。

【0066】

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

【0067】

【発明の効果】

本発明によれば、複数の雑音発生回路を用いず、小型化が可能であり、周波数特性に依存しない乱数を生成し、「0」と「1」の出現する確率の調整を不要とすることが可能な乱数生成回路を提供することができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態に係る乱数生成回路を説明する図である。

【図2】

本発明の第1の実施の形態に係る乱数生成回路の動作タイミングチャートである。

【図3】

本発明の第1の実施の形態に係る乱数生成回路に入力するランダム信号を説明する図である。

【図4】

本発明の第1の実施の形態に係るランダム信号のパワースペクトルを模式的に説明する図である。

【図5】

本発明の第1の実施の形態に係る乱数生成回路により生成される乱数信号を説明する図である。

【図6】

本発明の第1の実施の形態に係る乱数生成回路により生成される乱数信号のパワースペクトルを説明する図である。

【図7】

図7(a)は、本発明の第1の実施の形態に係る乱数生成回路により生成される乱数信号の周期性を説明する図である。

図7(b)は、従来の乱数生成回路により生成される乱数信号の周期性を説明する図である。

【図8】

本発明の第2の実施の形態に係る乱数生成回路を説明する図である。

【図9】

本発明の第2の実施の形態に係る乱数生成回路の動作タイミングチャートである。

【図10】

本発明の第3の実施の形態に係る乱数生成回路を説明する図である。

【図11】

本発明の第3の実施の形態に係る乱数生成回路の動作タイミングチャートである。

【図12】

本発明の第4の実施の形態に係る乱数生成回路を説明する図である。

【図13】

本発明の第4の実施の形態に係る乱数生成回路の動作タイミングチャートである。

【図14】

本発明の第5の実施の形態に係る乱数生成回路を説明する図である。

【図15】

本発明の第5の実施の形態に係る乱数生成回路の動作タイミングチャートである。

【図16】

従来の乱数生成回路について説明する図である。

【符号の説明】

1 …カウンタ回路

2, 22 …インバータ

3 …第1のラッチ回路

4 …第2のラッチ回路

5 …パルスカウンタ

6 …分周回路

10a, 10b, 10c, 10d, 10e …乱数生成回路

20 …アンド回路

21 …分周ラッチ回路

51 …矩形波入力端子

52 …クロック入力端子

53 …乱数出力端子

54 …乱数取得クロック入力端子

201, 202 …雑音発生回路


203 …差動回路

204 …D変換回路


205 …演算回路

【書類名】 図面


【図1】




【図2】




【図3】




【図4】



【図5】




【図6】




【図7】


(a)




(b)




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】



【図15】



【図16】



【書類名】 要約書

【要約】

【課題】 複数の雑音発生回路を用いず、小型化が可能であり、周波数特性に依存しない乱数を生成し、「0」と「1」の出現する確率の調整を不要とすることが可能な乱数生成回路を得る。

【解決手段】 ランダム信号R Sとクロック信号C Sを入力し、ランダム信号R Sの変化に応じてクロック信号C Sのカウント値を出力するカウンタ回路1と、ランダム信号R Sの変化に応じてカウント値をラッチし乱数信号R N Sを出力する第1のラッチ回路3とを備える。

【選択図】 図1

出願人履歴情報

識別番号 [000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝